Схема состоит из двух 8-разрядных приемопередатчиков с тремя состояниями с регистрами на входах. Схема позволяет обмен данными между двумя шинами за один такт. Запоминание данных осуществляется выбором соответствующей функции, и положительным переходом (_/~) на тактовом входе. Схема защелкивает данные не зависимо от того разрешен ли выход или он находится в третьем состоянии. P-N-P входы шины данных имеют гистерезис примерно 400 мв.
 

Входы						Шины		Операция
-G	Dir	CkAB	CkBA	Sab	Sba	A1-A8	B1-B8
H	X	H или L	H или L	X	X	Input	Input	Изоляция шин
H	X	_/~	_/~	X	X	Input	Input	Запись шин A и B в регистры
L	L	X	X	X	L	Output	Input	Пересылка с шины B на A
L	L	X	X	X	H	Output	Input	Из регистра B на шину A
L	H	X	X	L	X	Input	Output	Пересылка с шины A на B
L	H	X	X	H	X	Input	Output	Из регистра A на шину B

 

Параметры	54LS/74LS	54/74ALS	54/74AS	54F/74F
	(533,555)	(1533)	(1530)	(1531)
Выходной ток логического 0, мА	12/24	12/24	48/64	20
Выходной ток логической 1, мА	12/15	12/15	12/15	3
Входной ток логических 0/1, мкА	400/20	200/20	500/50	20/20
Ток потребления, мА	-165	-68-	-130-211
Задержки распространения (нс)
B,A от A,B =       L-->H	-12-18	-8-	2-11	-11
B,A от A,B =       H-->L	-13-20	-8-	1- 8	-11
B,A от Sab, Sba =  L-->H	-50	-16-	2-12	-13
B,A от Sab, Sba =  H-->L	-35	-15-	2-10	-13
B,A от CkBA,CkAB = L-->H	-15-25	-11-	2-9.5	-13
B,A от CkBA,CkAB = H-->L	-23-35	-13-	2-10	-13
B,A от Dir =       Z-->H	-28-45	-17-	3-19	-12.5
B,A от Dir =       Z-->L	-39-60	-20-	3-21	-12.5
B,A от Dir =       H-->Z	-20-30	-10-	2-12	-10.5
B,A от Dir =       L-->Z	-19-30	-12-	2-12	-10.5
B,A от -G =        Z-->H	-33-55	-20-	2-10	-13.5
B,A от -G =        Z-->L	-42-65	-10-	3-15	-12.5
B,A от -G =        H-->Z	-23-35	-12-	2-11	-10.5
B,A от -G =        L-->Z	-22-35	-17-	2-11	-10.5
Время предустановки данных или "S"	15-		7-	3-
Время удержания данных или "S" ~\_	0-		0-	1-
Длительность данных (H,L), нс	30-
Длительность Cab,Cba (H), нс	15-		6-	4-
Длительность Cab,Cba (L), нс	30-		7-	4-
Тактовая частота, МГц			75-/90-